پایان نامه رشته برق در مورد طراحی و تحلیل پارامتری تقویت کننده عملیاتی در تکنولوژی های CMOS و CNFET

عنوان کامل پایان نامه :طراحی و تحلیل پارامتری تقویت کننده عملیاتی در تکنولوژی های CMOS و CNFET

تکه هایی از این پایان نامه :

3-3 سرعت تغییرات خروجی(slew Rate)

وقتی که از پاسخ پله بحث می کنیم ، دامنه سیگنال ها را به پله های کوچک (5mv) به منظور جلوگیری از محدودیتهای سرعت تغییرات خروجی، می رسانیم. اپ امپ شکل 3-9 را در توپولوژی شکل 3-14 قرار می دهیم در حالی که بار خازنی 1pf را درایو می کند.بعلاوه دامنه پالس ورودی را بیشینه مقدار مجاز (یا مقداری نزدیک به آن) که از 500mv تا 900mv می باشد افزایش می دهیم(که توسط نرخ مد مشترک ورودی اپ امپ محدود می شود) .نتایج شبیه سازی در شکل 3-24 نشان داده شده است.با مراجعه به شکل 3-9 و دقت به این که زمانی که ترمینال مثبت اپ امپ (vp) ، high باشد ،Mz روشن می شود و گیت M7 را به پایین می کشد.چون که یک منبع جریان به صورت سری با M7 نداریم بار 1pf می تواند به سرعت شارژ شود. تنها محدودیت سیگنال بزرگ بایاس جریان تقویت کننده تفاضلی Iss (در اینجا 20uA) و شارژ Cc( در اینجا 2.4pf) می باشد.این امر تغییر نرخ خروجی را محدود می کند چون هر تغییر در vout جریان جایگزین را از طریق Cc ایجاد می کند که می بایست از طریق تقویت کننده تفاضلی تولید/مصرف شود. این محدودیتهای نرخ کند به صورت 20 uA/2.4 pF یا 8.3 mV/ns  محاسبه می شود.تغییر ولتاز خروجی 400mv  است بنابراین تقریبا 50ns زمان برای تغییر ولتاژ در Cc نیاز داریم.

 متن فوق بخش هایی از این پایان نامه بود

برای دیدن جزئیات بیشتر ، خرید و دانلود آنی فایل متن کامل با فرمت ورد

می توانید به لینک زیر مراجعه نمایید:

 

لینک متن کامل پایان نامه رشته برق با فرمت ورد:طراحی و تحلیل پارامتری تقویت کننده عملیاتی در تکنولوژی های CMOS و CNFET

Close Menu